(11) Publication number: 2000040672 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 10208068

(51) Intl. Cl.: H01L 21/28 H01L 21/3205 H01L 21/768

(22) Application date: 23.07.98

publication:

(43) Date of application

08.02.00

(84) Designated contracting states:

(71) Applicant: NEC CORP

(72) Inventor: OSHITA YOSHIO

(74) Representative:


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:


PROBLEM TO BE SOLVED: To provide a semiconductor device of excellent characteristics, such as improved barrier property of a barrier metal layer against wiring material (Cu) and improved adhesiveness between the barrier metal layer and the copper.


SOLUTION: In a method for manufacturing a semiconductor device, in which copper is buried in an electrode connection hole 103 formed in an interlayer insulating layer 102 on a lower wiring 101, a tantalum thin film 105 as a barrier metal is formed on the uppermost face of the interlayer insulating film 102, and a barrier metal layer 104 (TaN thin film) with less thickness and better barrier property than that of Ta is formed on side and bottom parts of the electrode connection hole 103.

COPYRIGHT: (C)2000,JPO









(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-40672 (P2000-40672A)

(43)公開日 平成12年2月8日(2000.2.8)

(51) Int.Cl. ⁷		識別記号	FI			テーマコート ゙(参考)
H01L	21/28	301	H 0 1 L	21/28	301R	4 M 1 0 4
	21/3205			21/88	М	5 F O 3 3
	21/768			21/90	C	

審査請求 有 請求項の数6 OL (全 7 頁)

(21)	出願番号

特願平10-208068

(22)出願日

平成10年7月23日(1998.7.23)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 大下 祥雄

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100070219

弁理士 若林 忠 (外4名)


最終頁に続く


(54)【発明の名称】 半導体装置の製造方法


(57)【要約】


【課題】 バリアメタル層の配線材料(Cu)に対するバリア性が向上し、バリアメタル層とCuとの密着性も向上した、特性の良好な半導体装置を提供する。

【解決手段】 下部配線101上に形成された層間絶線膜102に形成された電極接続孔103にCuを埋め込み形成された半導体装置の製造方法において、層間絶縁膜102の最表面にはTa薄膜105をバリアメタルとして形成し、且つ前記電極接続孔103の側面および底部には、Taに比べ、より薄膜でも良好なバリア性が実現されるバリアメタル層104(TaN薄膜)を設けることを特長とする半導体装置の製造方法。









【特許請求の範囲】

【請求項1】 - 半導体装置を製造する方法において、電 極接続孔を有する下地絶縁膜の、試電極接続孔底部およ び側部に第1のパリアメタル膜を形成する工程、および 前記下地徳禄嘆上の第1のパリアメタル上に第2のパリ アメダル膜を形成する工程、を含むことを特徴とする中 導体装置の製造方法

【請求項2】 前記第1のパリアメタル膜が、高融点を 属あるいは高融点全属化合物からなることを特徴とす る、請求項1記載の半摩体装置の製造方法。

【請求項3】 前記第2のパリアメクル膜が、タンタル Ta であることを特徴とする、請求項1記載の半導体 装置の製造方法。

【請求項4】 前記高融点で属化合物が、TaN.WN. NbN, MoN, TaW, TaSill, WSillがこなる群より選 ばれる一種であることを特徴とする、清水項第2記載の 半導体装置の製造方法。

【請求項5】 前記高融点を属および高融点金属化合物 を、化学気相成長法(CVD法)により形成することを特 徴とする、請求項2または1記載の半導体装置の製造方 20 1.

【請求項6】 前記第2のパリアメダルである Ta膜を スパータ法により堆積形成することを特徴とする、請求 項3記載の半導体装置の製造方法。

【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】本発明は、半導体装置に係わ り、電極や配線におけるパリアメダル層の改良された事 導体装置の製造方法に関し、特に、配線材料として銅 (Cu)を使用した半導体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置の微細化および高集積化に伴 い、電極接続孔底部において拡散層と配線材料であるC uとの間に、ハリアメタル層を形成することか行われて いる。これは、本パリアメダル層の存在により、Cuが 拡散層あるいは接合部分に拡散し半導体装置の特性を劣 化させることを抑制できるためである。さらに、バリア マグル層は、層間絶縁膜とCu配線との調がれを防止す。 る効果が期待されている。

【0003】現在、半導体装置の高性能化のために、半 40 導体装置の微細化が進んでいる。半導体装置の微細化が 進むと、基板に作成したトランジスクから電極を引き出 すための電極接続孔の深さが深くなり、正つ孔の直径が 小さくなる。すなわち、電極接続孔のアスペクト比が大 きくなる

【0004】このようにアス・、ケト比が大きくなると、 | 従来のように電極接続孔内部にスパッタ法によりCuを 埋め込んで電極を形成することに困難を来すようにな る。このため、狭くご深い電極接続孔においても、良好 進められてきた。

【0005】しかしながら、CVD法においては、Cu の堆積速度が遅いためスループットが悪い等、半導体装 置の量産化の上で解決すべき課題が多い。これに対し、 メッキ法では、良好な埋め込み形状ならびに速いスルー ブットが比較的容易に実現できることから、近年急速な **勢いで半導体装置の量産が試みられている。メッキ法に** よるCu配線形成においては、パリアメタル層の材料と してはTaが使用されているが、これは下記の理由によ 10 😳

【0006】第1の理由は、従来から使用されているT iNは、Cuに対するバリア性が低いため、厚膜のTiN バリアメダル層が必要となるのに対し、Taでは比較的。 薄膜でも十分なパリア性が実現されるからである。

【0007】 TiNハリア くタル層は通常スパックリン 等法かあるいはCVD法により成膜される。得られるT iN膜は多結晶であり、且つ相伏構造を有している。柱 15構造においては、多結晶の粒界がパリアメダル膜の表 重から基板に向かって存在するため、Cuの拡散を防止 したい方向に拡散が出り易い。

【0008】その結果、十分なパリア性を実現するには 厚膜TiN層が必要となっている。ここで、パリアメタ 4 層の膜厚が厚くなると問題が生じるのは、ハリアメタ 4 層部分での抵抗が高くなるため、配線全体の比抵抗が 上昇し、その結果、RC遅延による半導体装置の特性の 3次化を引き起こすためである。

【0009】第2の理由(Taをハリアメタル層として使 用している。は、メッキ法との相性がよいことが挙げら れる。例えば、TiNをパリアメタル層として形成した。 30 後、Cuのメッキを行うと、電極接続孔にCuが埋め込ま れると同時に層間絶縁膜表面上にもCuが堆積する。

【0 0 1 0】 絶縁膜上の不要なCuは、プロセスの途中 て生じる剥がれの原因となる。ここで剥がれば、歩留ま り低下の原因となる。一方、Taをパリアメタル層とし て使用すると、めっき時の層間絶縁膜表面でのCu堆積 **が抑制され、先の刑がれに起因する問題を回避すること** かできる。

【0011】 一方、特開平2-114639号 公報には、特定の 電極配線構造を有する半導体装置に関する記載があり、 - 該電極配線の電極材料がTiW. TiN, TiSi, WSi, Mo SiまたはTi膜と、CuまたはAI膜との多層構造からな る半導体装置が開示されている。

【0012】また、特開平6-310509号公報には、特定の 配線構造を有する半導体集積回路に関する記載があり、 液配線の配線材が、Ta、WまたはTa-Wのパリア層と、 Ba, Ga, Mg, Mn等のトラップ層からなる半導体集積同 路の配線構造が開示されている。

【0013】さらに、特開平6-318592号公報には、特定 の配線構造体を有する半導体集積回路の製造方法に関す な埋め込み形状が得られるCVD法とメッキ法の検討が「50」る記載があり、該配線構造体の金属バリア膜上に窒化C

u、硼化Cuまたは炭化Cuの配線膜を成膜して配線を形 成し、該配線に金属バリア膜を被覆して熱処理し、該金 属バリア膜の一部を窒化物膜、硼化物膜、または炭化物 膜の化合物膜となす配線構造体の製造方法が開示されて

【0.0.1.4】しかしながら、主記の各号公報には、本発 切の特定する。下部配線上に形成された層間絶縁膜に形 成された電極接続孔にCuを埋め込み形成された半導体 装置の、層間衝突膜の最表面にTa薄膜をパリアメクル として形成し、且一層間絶縁膜に形成された電極接続孔。10。群より運はれる一種であることを特徴とする方法であ の側面おより底部には、Taよりも薄膜でパリア性が良 好なパリア〈タル層(TaN薄膜)を設けることを特良と する半導体装置の製造方法。に関しては、なんら具体的 な記載が見られない。

[0015]

【毎明が解決しようとする課題】しかしながら、CuD 拡散に対するパリア性の観点からは、TiNに比較する とパリア性はよいが、より散緇な配線を考える上ではT aはそのパリア性が十分ではない。すなわち、野来のよ り微細な配線形成においては、実用上問題のない程度に 20 Cuの拡散を抑制させるに十分で、且つ微細配線の特性 を劣化させない程度の厚さのTa膜が要求される

【0016】ハリアメタルの厚さは、形成したCu配線 の比抵抗と密接な関係がある。すなわち、配線幅は設計 ルールにより規定されており、Cu配線の厚さとパリア マクル層の厚さの和が配線幅となる。 言い換えると、例 えは、配線幅が0.15ミクロン (αm) の配線におい て、パリアメタル幅が仮に15mm必要であるとするなら ば、配線幅の20%が比抵抗の高いパリアメタルとな り、絵配線抵抗が上昇する問題が生じる。

【0017】以上の結果、ハリアメタルとしては、でき るだけ薄膜で良好なハリア性を有していることが要求さ れるのに対し、Taをパリアメクルとして使用すると、 Cuのメッキ工程においては優位性があるが、配線が微 細になるに従い配線抵抗が高くなり、RC遅延が大きく なって半導体装置の特性が劣化する問題が生しる。さら に、TaとCuは密着性が悪いため、Cu配線を形成する ためのCMP工程において剥がれが生じる可能性が高 Ų a "

て、その目的は、上記のような問題のない、Cuの拡散 を抑制し、且つ配線の比抵抗の著しい上昇を防止し、良 好なCu配線をメーキ法により安定して形成することの。 できる、半導体装置の製造方法を提供することにある。

[0019]

【課題を解決するための手段】上記の課題・目的は以下 に示す本発明によって解決 達成される。すなわち本発 明は、主導体装置を製造する方法において、電極接続孔 を有する下地絶縁膜の、故電極接続孔底部および側部に

絶縁膜上の第1のバリアメタル上に第2のパリアメタル 膜を非成する工程、を含むことを特徴とする半導体装置 の製造方法を開示するものである。

【0020】そして本範囲の製造方法は、前記第1のバ リアメクエ膜が、高融点全属あるいは高融点金属化合物 からなることを特徴とする方法であり、もしては、前記 第2のゴリアスタル膜が、Taであることを特徴とする 方法であり、もしくは、前記高融資金属化合物が、 Ta N, WN, NbN, MoN, TiW, TISiN, WSiNからなる り、もしては、前記高融点金属および高融点金属化合物 を、CVD法により形成することを特徴とする方法であ り、もしくは、前記第2のパリアメクルであるTa膜を スパッタ法により堆積形成することを特徴とする製造方 法である

【0021】上記目的を達成するため、本範明によれ ば、電極接続孔を有する下地絶縁膜において、電極接続 孔の底部および側面にはTaに比較してより薄膜であっ。 てもCuの拡散に対し上分なバリア性を有する第1のパ リアメタル層を形成する。このとき、第1のパリアメタ 4かTaに比較してCuとの密着性が高い程、後工程にお いて発生するCuヒパリアィタル間の別がれが抑制でき る。次に、下地絶縁膜上の最表面にTaを第2のパリア イタル層として形成する

【0022】(作用)前述のごとく、Taをパリアメタル 膜として使用した場合には、Cuの拡散に対する上分な ハリア性の維持と、配線抵抗あるいは電極抵抗の上昇を 防ぐためのパリアメダル層の薄膜化を両立させることは 困難である。これは先に述べたように、将来の微細配線 30 を形成する上では、Taのパリア性が低いことに起因す る。一方、Ta以外の材料をパリアメタルとして使用す ると、メッキ法によるCu堆積時に、本来は不必要であ る下地絶線膜全面にCuが堆積し、余分なCuの除去や剥 がれたCuによるごみの問題が生しる。

【0.023】上記問題を解決するため、本範明において は、電極接続孔底部および側壁部分と下地絶禄膜表面と ては異なるパリアメタルを用いる。具体的には、最初 に、電極接続孔の底部および側壁部分には、Taに比べ てより薄膜でも良好なパリア性を有する第1のパリア ぇ 【0.0.1.8】 本範明は、上記に鑑みなされたものであっ。40。 タル膜を堆積させる。これにより絶縁膜の側面から、あ るいはシリコン結晶あるいは電極抵抗を下けるために基 板に形成された電極接続孔の底部から、Cuが拡散し素 子特性を劣化させることが抑制される

【0024】一方、マッキ法に対して有効であるTa を、第2のパリアメタル膜として下地絶縁膜表面に形成 することにより、マーキ時に絶縁膜表面にCuが堆積す ることが抑制され、ごみに起因した問題が同避される。 以上の結果、Cuが半導体装置に拡散することを抑制す るに十分なパリア性を維持しなから、配線抵抗および電 第1つパリアメタル膜を形成する工程、および前記下地 50 極抵抗の低いCu配線が作製可能であることを特徴とす

る、半導体装置の製造方法が提供される [0025]

【発明の実施の事態】以下、本発明の実施態様の詳細

を、実施例により図面に基づいて具体的に説明するが、 本範囲はこれらい実施例によってなんら限定されるもの ではない

【0026】「実施例1」 お実施例に使用した半尊体装置 の断面の一部概要を図1:a)に示す。半導体装置は、下 記配線101上の層間絶浸膜102に通常のLS1作製 接続孔103至形成したものである。ここで、電極接続 孔103の直径は $0.5 \, \mu$ m、深さは $1 \, \mu$ m である。ま た、層間絶得膜102は、テトラエトキシオキソシラン ・TEOS)、およびオソン:())を原料カスとして用いた。 常屋のCVD法により堆積させたシリコン酸化膜(SiO 三)である。

【0027】ます最初に、電極接続孔103の側壁およ ひ底部、ならびに層間絶得膜102上に、第1のパリア メタルとしてTaN薄膜104を5nmの厚さたけCVD 法により堆積させた。CVD法において使用した装置。 は、減圧気相成長用装置である。

【0028】原料としては、TaNの有機原料カスであ るシエチルアミトタンタル[diethlylamido tantalum/NE t.):Tarlを使用した。ここで、堆積圧力は20mlorr、 堆積温度は450℃とした。このときの堆積速度は、約 1 nm, minであった。 本C V D フロセスの結果、電極接続 孔103の底部および側壁ならひに絶縁膜102の表面 に、ほほ同等な膜厚を有するTaN薄膜104(図1(b) 参照)が形成された。

TaをターゲットとしArガスを使用したスパッタ法によ り、Ta薄膜105を50mの厚さに堆積させた。電極 接続孔の幅が狭いため、大部分のスパッタ粒子は電極接 続孔の開口部付近て膜堆積し、電極接続孔内部には膜が ほとんと堆積しない。これは、スパック法により基板表 面に飛来する粒子の方向性が比較的ランダムであり、且 つスパッタ粒子の反応性が高いことに起因している。

【0030】以上の結果、電極接続孔の底部ならびに側 壁には、Taに比較してCuの拡散に対するパリア性の高 いTaN薄膜104が堆積し、層間絶縁膜102の最表 40 面上にはTa薄膜105が堆積した構造(図1(c)参照) が形成された。続いてCuのメッキ法により電極接続孔 内部にCu(図1(d:参照)を堆積させた

【0031】ここで使用したCuのメッキ法は、当業者 が通常使用している方法であり、添加剤を含む硫化銅 (CuSO) 液内で、電極をプラス極、基板をマイナス極 に接続してCuのメーキを行う方法によった。最後に、 CMP法により余分なCuおよびパリアメタル膜を除去 することにより Cu配線 1 0 6 (図 1 (d) 参照) を形成し た。

【0032】本実施例においては、第1のバリアメタル 層としてTaNを使用したが、これに限定されるもので はない。要は、Taよりも薄膜であってもCuに対して干 分なパリア性を有している材目であることが重要であ る。すなわち、例えはWN, NbN, MoN, TiW, TiSi N.WS iN等の高融点全属化合物である。

【0 0 3 3】 上実施例 2 「本実施例に使用した基販の構造 概要を図2(a)に示す。基板201に作製された事導体 装置の拡散層202から電極を引き出すための電極接続 の工程で用いる露光工程とドライエーチングにより電極。10。孔203か絶縁膜204に形成されている。電極接続孔 203の直径は $0.25\mu\mathrm{m}$ 、深さは $1\mu\mathrm{m}$ である。絶 緑膜204は、シラン: SiH」(と酸素) ()。) を原料ガス として用いた減圧気和成長法により堆積させたシリコン 酸化膜Sio゚である。

> 【0034】本電極接続孔203は、通常LSIを作製 するとて使用される露光およびドライエッチング技術に より作製した。電極接続孔203 底部においては、81 基板2011と配線との良好な電極を形成するために、チ タンシリサイト層205が形成してある。

【0035】本基板上に、第1のパリアメタルとしてW 20 N薄膜206をCVD法により堆積させた。Wの原料ガ スとしてWF。を使用し、Nの原料カスとしてNH。を使 用した。また、CVDとしてはプラスマCVD装置を使 用して膜を堆積させた。以上の結果、電極接続孔203 の底部におけるチタンシリサイド層205の上と層間絶 縁膜204の側壁部分と表面に、WN薄膜206回2 (b)参照)がほほ同し膜厚5mmで堆積した。

【0036】続いて、実施例1と同様に、通常LSI作 製に用いられているTaをターケットとしたスパッタ法 【0.0.2.9】続いて、通常LSI作製に用いられている。30 により、第2のパリアメタルとしてTa 薄膜 2.0.7 を推 積させた。実施例1と同じく、電極接続孔203の幅が 狭いため、大部分のスパッタ粒子は電極接続孔203の 開口部付近て膜堆積し、電極接続孔203内部には膜が ほとんと堆積しないため、主に表面にのみTa薄膜20 7(図2(ご)参照)が堆積した。最後に、当業者が通常使 用しているCuのメーキ法によりCuを堆積させ、CMP 法により、余分なCuおよびパリアメグル膜を除去する。 ことによってCu配線208(図2(d)参照)を形成し た

> 【0037】本実施例において、WN薄膜の堆積に際し 減圧CVD装置を使用したが、本発明は成膜方法を限定 するものではない。常圧での気相成長法あるいはプラズ マを用いた気相成長法等であってもよい。要は、電極接 続孔底部およひ側面、ならひに絶縁膜表面に比較的均等 な膜厚の第1のパリアメクル膜を堆積することが重要で

【0038】[実施例3]な実施例に使用した基板の構造 概要を図3(a)に示す。基板の構造および作製方法は、 実施例1における基板と同様である。 本実施例において 50 は、その構造としてCuシード層304が存在すること

が実施例1と異なる。

【0039】最初に、下部配線306上の層間通線膜301に形成された電極接続孔302の側壁、底部と層間 通線膜301の表面に、第1のパリアメタル層としてTaN薄膜303至5mmの厚さたけCVD法により堆積させた。ここで、CVD法において使用した装置は、減圧CVD装置である

【0040】原料としては、TaNの有機原料カスであるジエチルアミドタンタル | diethly lam/do tantalum N Et. 一Ta | を使用した。代表的な維種圧力は20mTorr、堆積温度は450でとした。このときの堆積速度は、約1mmminであった。本CVDプロセスの結果、電極接続孔302の底部および側壁、ならびに層間絶縁膜301の表面に、ほぼ均等な膜厚を有するTaN薄膜303円の表面に、ほぼ均等な膜厚を有するTaN薄膜303円の表面に、ほぼ均等な膜厚を有するTaN薄膜303円

【0041】次に、Cuのシート層304全堆積させた。メッキ法においては、子のCuのシート層を形成しておいた方が、安定にCuメッキを施すことができるそこで、本実施例においては、スパッタ位子の方向性が制御されたコリメートスパッタ法により電極接続孔30~20全底部にCuシート層304(図3・c・参照)を子め堆積させた。次いて、通常のLSI作製に用いられているでa薄膜305を、実施例1と同様のスパッタ法により堆積させた。Taは電極接続孔302の間口部付近で膜堆積し、電極接続孔内部には膜がほとんと堆積しないため、層間純縁膜301の表面に主にTa膜層305か形成される。

【0042】以上の結果、電極接続孔302の側壁には、Taに比較してCuの拡散に対するパリア性の高いTaN層303が堆積し、電極接続孔302の底部にはシート層としてのCu薄膜304が堆積し、絶縁膜の最表面にはTa薄膜305:図3(d)参照)が堆積した構造が形成された。

【0043】実施例1と同様、当業者が通常使用しているCuのメッキ法によりCuを堆積させた。最後に、絶縁 腹上のTaN、Cu、TaをCMP法により除去しCu配線3 07(図3 °e)参照)を形成した。本実施例においては、 メッキのためのCuシート層301をスパッタ法により 形成したが、CVD法によってシート層を形成してもよい。要はCuをメッキする際に層間絶縁膜301の最去。40 面がTa薄膜305で覆われていることが重要である

【0044】[実施例1] 本実施例に使用した基板の構造概要を図4(a)に示す。下部配線401上の層間絶減膜402に、下部配線401と上部配線をつなぐ電板接続孔403と上部配線に対応した溝104が形成されている。一般的には、デュアルダマシン法と呼ばれる配線形成方法において使用される構造である。

【0.0.4.5】ここで、電極接続孔の直径は $0.5 \, \mu$ m 深 模式断面図。 さは、 $0.5 \, \mu$ mであり、上部配線幅は $1.5 \, \mu$ mであ 【図3】 4^2 る また、層間絶謬膜は、テトラエトキシオキソシラン 50 模式断面図

(TEOS)およびオゾン()3を原料ガスとして用いた常圧の CVD法により堆積させたシリコン酸化膜S1O2であった。

【0046】最初に、電極接続孔403の側壁および底部、配線溝404の側壁および底部ならびに層間絶線膜402上に、第4のバラアメタルとして「aN薄膜405を5mの厚きだけでVD法により堆積させた。CVD法において使用した装置は減圧気相或長用装置である原料としては、TaNの有機原料ガスであるジエチルアミドクンタ4はtethly lamido tantalumのNEt.)。Tallを使用した。ここで、堆積圧力は20mTorr、堆積温度は450でとした。

【0047】このときの堆積速度は、約1 nm minであった。4 に V D プロセスの結果、電極接続孔403 の底部と側壁、配線溝404の底部と側壁、および層間絶線膜402の表面に、はは均等な膜型を育するTa N 薄膜405 図 4 (b) 参照のか形成された。続いて、通常のL S 1 作製に用いられているTa 薄膜406を、実施例1と同様のスペック法により堆積させた。Ta は電極接続孔403 の間口部付近で膜堆積し、電極接続孔内部にはほと元と膜が堆積しないため、層間絶縁膜の表面に主にTa 薄膜406 引引1 (c) 参照の研究とれる。

【0018】 本実施例においては、上部配線の溝の幅が広く、且つその深さも深くない。その結果、Taのスパック時に、配線の側壁および底部にもTaが推積する。しかし、Cu拡散に対するパリア性は、主に先に形成したTaN膜により実現される。このため、Taのみをパリアメタルとして使用する従来の方法と比較してTaの厚さは薄くてもよく、Cu配線の物性劣化の程度は低く抑えることができる。

【0049】 実施例1と同様、当業者が通常使用しているCuのメッキ法によりCuを堆積させた。最後に、絶縁膜上の膜をCMP法により除去しCu配線407(図4(d)参照)を形成した。以上の結果、下部配線と上部配線の接続、および上部Cu配線が安定に形成された。

[0050]

【範囲の効果】上記のように本発明によって、メッキ法によるCu配線形成におけるTaの優位性を確保しながら、厚膜のTaハリアメタル層に起因する配線および電極抵抗の上昇、ならびにTaとCuの密着性の悪さに起因する剥がれ等を防止することのできる、特性の良好な半導体装置を安定して形成することのできる優れた製造方法が提供される

【図面の簡単な説明】

【図1】 本発明の第1の実施例を説明するための基板の 模式断面図

【図3】 本徳明の第3の実施例を説明するための基板の 模古断面図 9

【図4】本発明の第4の実施例を説明するための基板の模式断面図。

【符号の説明】

101,306,401 下部配線

102,204,301,402 層間絶縁膜

103,203,302,403 電極接続孔

104,303,405 TaN薄膜

105,207,305,406 Ta薄膜

106,208,307,407 Cu配線

201 基板

202 拡散層


205 チタンシリサイド層


206 WN薄膜

3 0 4 Cuシード層


4 () 4 配線溝


【図1】 【図2】







[図3]





【図4】





フロントページの続き

F ターム(参考) 4M104 BB04 BB14 BB17 BB18 BB29

BB31 BB32 BB33 BB36 DD16

DD37 DD43 DD45 DD52 FF13

FF17 FF18 FF22 HH04 HH08

НН16

5F033 AA02 AA04 AA05 AA09 AA64

BA15 BA17 BA24 BA25 BA35

BA38 BA45 BA46 EA02 EA03

EA25